RD數據讀測試,DDR2DDR3一致性測試,外包信號完整性測試實(shí)驗室


匹配電阻的布局
為了提高信號質(zhì)量，地址、控制信號一般要求在源端或終端增加匹配電阻；數據信號可以通過(guò)調節ODT 來(lái)實(shí)現，一般不加電阻。布局時(shí)要注意電阻的擺放，到電阻端的走線(xiàn)長(cháng)度對信號質(zhì)量有影響。布局原則如下：
對于源端匹配電阻靠近CPU（驅動(dòng)）放，而對于并聯(lián)端接則靠近負載端。
而對于終端VTT上拉電阻要放置在相應網(wǎng)絡(luò )的末端，即靠近后一個(gè)DDR3顆粒的位置放置（T拓撲結構是靠近大T點(diǎn)放置）；注意VTT上拉電阻到DDR3顆粒的走線(xiàn)越短越好；走線(xiàn)長(cháng)度小于500mil；每個(gè)VTT上拉電阻對應放置一個(gè)VTT的濾波電容（多兩個(gè)電阻共用一個(gè)電容）；VTT電源一般直接在元件面同層鋪銅來(lái)完成連接，所以放置濾波電容時(shí)需要兼顧兩方面，一方面要保證有一定的電源通道，另一方面濾波電容不能離上拉電阻太遠，以免影響濾波效果。


------------------------------------