MPR: Multi-purpose register. 多用途寄存器。
MPR的功能是讀出一個(gè)預先設定的系統時(shí)序校準比特序列。
     為了使能MPR功能，需要在MRS的寄存器MR3的A2位寫(xiě)1，并且在此之前需要將ddr3的所有bank處于idle狀態(tài)；     一旦MPR被使能后，任何RD和RDA的命令都會(huì )被引入到MPR寄存器中，當MPR寄存器被使能后，     除非MPR被禁止（MR3的A2=0），否則就只有RD和RDA被允許。
在MPR被使能的時(shí)候，RESET功能是被允許的。
Precharge Power Down: bank在in-progress命令后關(guān)閉Active Power Down:bank在in-progress命令后依然打開(kāi)Idle：所有的bank必須預先充電，所有時(shí)序滿(mǎn)足，DRAM的ODT電阻，RTT必須為高阻。
  CWL:CAS write latency. 以時(shí)鐘周期為單位，在內部寫(xiě)命令和位輸入數據的時(shí)間延時(shí)，該單位始終為整數。
        在操作過(guò)程中，所有的寫(xiě)延時(shí)WL被定義為AL（Additive Latency）+CWL。
Rtt: Dynamic ODT.DDR3引入的新特性。
在特定的應用環(huán)境下為了更好的在數據總線(xiàn)上改善信號完整性，       不需要特定的MRS命令即可以改變終結強度（或者稱(chēng)為終端匹配）。
在MR2中的A9和A10位設置了Rtt_WR。
Ddr3中，       有兩種RTT值是可以選擇的，一種是RTT_Nom,另一種是RTT_WR;Rtt_Nom是在沒(méi)有寫(xiě)命令的時(shí)候被選擇的，       當有了寫(xiě)命令后，ODT就會(huì )變成Rtt_wr，當寫(xiě)命令結束后，又會(huì )回到Rtt_nom。
也就是說(shuō)，RTT在ODT使能后，出現，       當總線(xiàn)上沒(méi)有數據的時(shí)候，采用的RTT值為RTT_nom;而當總線(xiàn)上有了數據后，要求此時(shí)的ODT的值為Rtt_wr。
       具體的DDR3的ODT產(chǎn)生時(shí)序見(jiàn)圖2。
當ODT被使能后，必須要保持高電平ODTH4個(gè)時(shí)鐘周期才可以有效；       如果寫(xiě)命令被放入寄存器并且ODT是高，那么ODT必須保持ODTH4或者ODTH8，這樣ODT才可以有效。